学院新闻

您当前的位置: 首页 > 学院新闻 > 正文

学术报告-异步人工神经网络芯片设计方法与实现
来源: 时间:2018-12-11 作者:

报告题目异步人工神经网络芯片设计方法与实现

报告人:何安平

时间:2018年12月13日  上午10:00

地点:电信学院大会议室

摘要:

异步电路也称为无时钟电路,其基本思想是取消传统的集中式时钟控制机制,采用分布式控制方式管理和协调各功能模块。与同步时钟电路相比,异步电路的系统优势体现在:面积小、功耗低、防电磁辐射等等;在异步电路设计时,其优势在于模块化强,以及不会出现时钟电路设计时的时钟分布、时钟歪斜等等问题。现代适合工业化开发的异步电路设计方法依然处于研究阶段,但已经开始面向工业界应用(如IBM的TrueNorth和Inte的Loihi芯片),其缺点主要在于缺乏异步设计的EDA(电子设计自动化)工具,需要较多的手工开发,对开发者个人能力要求较高。异步电路系统适合控制复杂的系统,也适合高安全性要求的系统,如人工智能芯片和安全芯片。

个人简介:

免冠照何安平,兰州大学与美国波特兰州立大学联合培养博士,硕士生导师。2009年至2011年在美国波特兰州立大学ARC团队的Ivan Sutherland(美国双院院士、1988年图灵奖和2012年京都奖得主)和Marly RonckenIntel资深工程师)教授指导下,从事异步系统形式化分析与验证研究,2014年开始独立进行异步系统设计与分析验证研究。目前已成功开发全异步RSA芯片、全异步SNN芯片和CNN芯片demo,发表SCI检索论文6篇,翻译国外原著3篇(2篇已成稿待出版,1篇已购版权在译中),参与英文著作1章,EI和其他索引论文30余篇,其中异步系统顶级会议Demo论文1篇,fresh idea论文1篇,CCF B类会议1篇,C类会议1篇,图灵奖得主署名论文3篇,申报专利和软件著作权16项(获批6项),获得省级科技进步二等奖1项,国家自然科学基金青年基金1项(已结题),参与制定Verilog硬件描述语言国家标准1项目,指导研究生获得教育部和电子学会举办的竞赛三等奖2项,作为主要研发人员参与国家自然科学基金、科工局和其他省部级项目7项。